Νέες πληροφορίες για την αρχιτεκτονική των AMD Zen επεξεργαστών
Ένα άκρως ενδιαφέρον σχεδιάγραμμα του πυρήνα Zen αποκαλύφθηκε και οι συζητήσεις γύρω από τη νέα αρχιτεκτονική ξαναξεκινούν. Ένα άκρως ενδιαφέρον σχεδιάγραμμα του πυρήνα Zen αποκαλύφθηκε και οι συζητήσεις γύρω από τη νέα αρχιτεκτονική ξαναξεκινούν.
Μέσα από ένα νέο GCC Patch που αναρτήθηκε στο site patchwork ήρθαν στο φως μερικές ακόμη πληροφορίες για την αρχιτεκτονική Zen που θα αποκαλυφθεί αισίως το 2016 από την AMD. Όπως είδαμε και σε άλλα σχετικά άρθρα οι Zen θα χρησιμοποιούν σχεδίαση SMT για τους πυρήνες, όμοια με αυτή των Haswell της Intel και θα φέρουν βελτιωμένο υποσύστημα cache ενώ με το νέο patch που αποκαλύφθηκε από τον Matthias Waldhauer έρχονται στο φως και μερικές ακόμα ιδιότητες του πυρήνα.
Συγκεκριμένα, οι μηχανικοί της AMD θα τροποποιήσουν μερικές εντολές από τους Excavator και Jaguar. Κρατώντας τα δυνατά χαρτιά των παλιότερων αρχιτεκτονικών, η AMD με βάση τα εκτιμώμενα στοιχεία θα τοποθετήσει στους Zen 4 wide decoders, 4 ALUs, 2 AGU (συνολικά 10 pipelines ανά πυρήνα), 32kb L1 cache και 512kb L2 cache ανά πυρήνα ενώ οι χρονισμοί των τελευταίων θα είναι χαμηλοί για τη λιθογραφία των 14nm, ή των 16 της TSMC όπως αναφέρουν οι φήμες. Ήδη η πηγή μιλά για χρονισμούς 3.5GHz με 4GHz. Με βάση όλα τα στοιχεία από το patch και με τα όσα έχουν ειπωθεί το τελευταίο διάστημα ο blogger Matthias δημιούργησε το παρακάτω σχεδιάγραμμα το οποίο εκτιμάται ότι θα είναι πολύ κοντά με το πραγματικό.
Μέσα από ένα νέο GCC Patch που αναρτήθηκε στο site patchwork ήρθαν στο φως μερικές ακόμη πληροφορίες για την αρχιτεκτονική Zen που θα αποκαλυφθεί αισίως το 2016 από την AMD. Όπως είδαμε και σε άλλα σχετικά άρθρα οι Zen θα χρησιμοποιούν σχεδίαση SMT για τους πυρήνες, όμοια με αυτή των Haswell της Intel και θα φέρουν βελτιωμένο υποσύστημα cache ενώ με το νέο patch που αποκαλύφθηκε από τον Matthias Waldhauer έρχονται στο φως και μερικές ακόμα ιδιότητες του πυρήνα.
Συγκεκριμένα, οι μηχανικοί της AMD θα τροποποιήσουν μερικές εντολές από τους Excavator και Jaguar. Κρατώντας τα δυνατά χαρτιά των παλιότερων αρχιτεκτονικών, η AMD με βάση τα εκτιμώμενα στοιχεία θα τοποθετήσει στους Zen 4 wide decoders, 4 ALUs, 2 AGU (συνολικά 10 pipelines ανά πυρήνα), 32kb L1 cache και 512kb L2 cache ανά πυρήνα ενώ οι χρονισμοί των τελευταίων θα είναι χαμηλοί για τη λιθογραφία των 14nm, ή των 16 της TSMC όπως αναφέρουν οι φήμες. Ήδη η πηγή μιλά για χρονισμούς 3.5GHz με 4GHz. Με βάση όλα τα στοιχεία από το patch και με τα όσα έχουν ειπωθεί το τελευταίο διάστημα ο blogger Matthias δημιούργησε το παρακάτω σχεδιάγραμμα το οποίο εκτιμάται ότι θα είναι πολύ κοντά με το πραγματικό.
